顶点光电子商城2024年11月25日消息：台积电近期宣布N2P IP准备就绪，客户现可设计性能增强型2nm芯片。这一消息标志着台积电在先进制程技术方面取得了重要进展，为芯片设计厂商提供了更多选择和可能性。

       台积电推出的N2P和N2X制程技术，是其在2纳米级领域的重要布局。这两种制程技术都采用了先进的纳米片全栅极（GAA）晶体管和超高性能金属-绝缘体-金属（SHPMIM）电容，从而实现了性能的大幅提升。

         台积电宣布，电子设计自动化（EDA）工具和第三方IP模块已为N2P和N2X制程技术做好准备。这意味着各种芯片设计厂商现在可以基于台积电第二代2nm级生产节点开发芯片，充分利用GAA晶体管架构和低电阻电容器的优势。目前，Cadence和Synopsys的所有主要工具以及Siemens EDA和Ansys的仿真和电迁移工具，都已为台积电的N2P制造工艺做好准备。

        与初代N2相比，N2P在相同功率和晶体管数量下，功耗降低5%10%或性能提高5%10%。而N2X则拥有比N2和N2P更高的FMAX电压，为数据中心CPU、GPU和专用ASIC等设备提供了更好的性能保障。在IP级别上，N2P和N2X是兼容的。这意味着打算使用N2X的公司无需重新开发为N2P设计的任何东西，从而降低了开发成本和时间。

       台积电表示，N2P工艺预计将于2026年下半年投入大规模生产。目前，这些工艺已经通过N2P工艺开发套件（PDK）版本0.9的认证，被认为足够成熟。此外，台积电还积极与第三方IP供应商合作，提供包括标准单元、GPIO、SRAM编译器、ROM编译器、内存接口、SerDes和UCIe产品等在内的预硅设计套件，以满足芯片设计厂商的需求。

        随着台积电N2P和N2X制程技术的推出和EDA工具及第三方IP模块的准备就绪，各种芯片设计厂商现在可以基于这些先进的制程技术开发出性能更强大、功耗更低的芯片产品。这将有助于推动整个半导体行业的进步和发展。

          综上所述，台积电N2P IP准备就绪标志着其在先进制程技术方面取得了重要突破。随着这些技术的不断成熟和量产计划的推进，我们有理由相信未来会有更多高性能、低功耗的芯片产品问世。