顶点资讯2021年11月5日消息，台积电近日表示，预计于2022年实现制程工艺5nm的小外形集成电路（SOIC）研发。

        台积电一直都是采用垂直分工模式，其下游的封装都是交由合作伙伴完成。去年，台积电就实现了5nm制程工艺晶圆的量产。此次爆出台积电要进行先进封装技术的研发，是不是有点意外？

        2020年8月，台积电就透露了关于3D Fabric的消息。据悉，目前台积电正在建造全新的3D Fabric先进封装测试制造基地，为系统级芯片（SOC）提供先进封装，包括5nm及以下的Chiplet整合解决方案。

台积电3D Fabric技术

        在独立的晶圆裸片上设计和实现不同的die（芯片裸片，具备一定功能的小型电路）就是Chiplet，我们可以称之为小芯片。不同的晶圆裸片可以使用不同的工艺节点，甚至由不同的供应商提供。台积电的3D Fabric技术就是将Chiplet像搭积木一样集成封装在一起，形成一个SOC。

        目前，先进制程工艺正朝着3nm及以下迈进，采用先进封装的小芯片正是台积电研发3nm工艺的必要手段。

        3D Fabric封装测试制造基地将包括SOIC、2.5D先进封装（InFO、CoWoS）和先进测试三个部分组成。为了保证在2022年顺利进行SOIC，今年底，台积电就需要完成厂房建设和设备安装。至于2.5D先进封装厂房，预计将在2022年完成。

        目前，台积电已经完成了3D Fabric生态系的构建，包括封装设备、材料、记忆体和基板等。

        在3nm制程工艺研发的关键节点，为了保证行业的领先地位以便与三星进行竞争，台积电已经开发了3nm工艺的过渡版本---5nm强化工艺N5P。通过3D Fabric平台，台积电将可以为像苹果这样的高端客户，提供从先进工艺节点到测试，再到先进封装的一整套芯片解决方案。

>>>相关阅读：IDM与垂直分工---集成电路的模式之争 中国封测行业逐步崛起

>>>相关阅读：国内部分封测企业已达国际领先水平 上游产业发展让封测企业持续受益

>>>相关阅读：2022年3nm芯片双双出片 三星与台积电谁会取得优势